D8%AA%D8%B9%D9%85%DB%8C%D8%B1-%DA%A9%D8%A7%D9%85%D9%BE%DB%8C%D9%88%D8%AA%D8%B1-%D8%AF%D8%B1-%D8%A7%D8%B5%D9%81%D9%87%D8%A7%D9%86/ یک راه حل کاملاً سفارشی برای یک الگوریتم داده شده ارائه می دهد [4]. با این حال، ASIC ها از عدم انعطاف پذیری، هزینه ساخت بالا و چرخه توسعه نسبتا طولانی رنج می برند. راه‌حل‌های سخت‌افزاری قابل تنظیم مجدد مانند FPGA کارایی بالایی را با قابلیت برنامه‌ریزی مجدد الکتریکی به صورت دینامیکی برای اجرای الگوریتم‌ها با تأخیر کم ارائه می‌کنند [5]. در ابتدا، FPGAها فقط قادر به سطوح مختلف یکپارچه سازی بودند و بنابراین عمدتاً برای منطق چسب و کنترل سیستم استفاده می شدند. جدیدترین دستگاه‌ها از سد میلیون دروازه عبور کرده‌اند، بنابراین پیاده‌سازی یک سیستم کامل روی یک تراشه (SoC) را ممکن می‌سازند [6]. علاوه بر این، با آخرین تکنیک‌های ساخت آی‌سی، حداکثر سرعتی که FPGA می‌تواند با آن کار کند، افزایش یافته است. عملکرد طراحی بیش از 150 مگاهرتز دیگر خارج از چارچوب امکانات در بخش‌های جدید FPGA نیست، از این رو به آن‌ها اجازه می‌دهد تا به برنامه‌های کاربردی با پهنای باند بالا مانند پردازش تصویر یا ویدیوی بلادرنگ رسیدگی کنند. نیکولاوس بورباکیس و همکاران، یک پردازشگر آرایه ای خاص (ASAP) را پیاده سازی کردند که برای اسکلت سازی موازی با سرعت بالا تصاویر باینری مطلوب است [7]. سودا، معماری را برای اسکلت سازی بر اساس روش تبدیل فاصله طراحی کرد [8]. این معماری ها برای به دست آوردن یک اسکلت از تصاویر ارائه شده بر روی یک شبکه مستطیلی طراحی شده اند. لوپیچ و دودک با استفاده از آرایه پردازشگر سلولی ناهمزمان، معماری را برای اسکلت بندی تصویر باینری روی شبکه شش ضلعی طراحی کردند [9]. بورباکیس